Из карты Карно записываем минимизированное значение функции:
2.4.2 Минимизация неопределённых логических функций
Если функция имеет запрещённые наборы входных переменных, при которых функция может иметь произвольное значение (0 либо 1), то такая функция называется неопределённой. Для удобства минимизации её следует доопределить, то есть неопределённые значения карты Карно произвольным образом заменить «1» либо «0». Если функция имеет m запрещённых наборов, то может быть 2m вариантов доопределения. Следует выбрать тот вариант, при котором минимизированная функция будет более простой.
2.5 Запись структурных формул в универсальных базисах
Запись в базисе И-НЕ производится в два этапа:
а) Логическая формула, минимизированная в основном базисе, представляется в форме ДНФ.
б) Над правой частью полученной формулы ставится два знака инверсии и с помощью формул де Моргана осуществляется переход в базис И-НЕ.
Пример. Записать в базисе И-НЕ минимизированную функцию мажоритарного логического элемента:также производится в два этапа:
Запись в базисе ИЛИ-НЕ
а) Логическая функция, минимизированная в основном базисе, представляется в форме КНФ.
б) Над правой частью полученной формулы ставятся два знака инверсии, и с помощью формул де Моргана производится переход в базис ИЛИ-НЕ.
Пример:
Запись в базисе И-ИЛИ-НЕ производится также в два этапа:
а) Логическая формула для инверсного значения функции
минимизируется в основном базисе и представляется в форме ДНФ.
б) Для перехода к базису И-ИЛИ-НЕ над обеими частями формулы ставится один знак инверсии, и с помощью формул де Моргана производится переход в базис И-ИЛИ-НЕ.
3 Логические элементы
3.1 Основные параметры логических элементов
— Коэффициент объединения по входу Коб — число входов, с помощью которых реализуется логическая функция.
— Коэффициент разветвления по выходу Краз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.
— Быстродействие характеризуется временем задержки распространения сигналов через ЛЭ и определяется из графиков зависимости от времени входного и выходного сигналов (Рисунок 10). Различают время задержки распространения сигнала при включенииЛЭ t1,0зд.р, время задержки сигнала при выключении t0,1зд.р и среднее время задержки распространения t1,0зд.р ср.
Рисунок 10 К определению времени задержки распространения сигнала ЛЭ
Средним временем задержки распространения сигнала называют интервал времени, равный полусумме времён задержки распространения сигнала при включении и выключении логического элемента:
tзд.р ср = (t1,0зд.р + t0,1зд.р)/2
— Напряжение высокого U1 и низкого U0 уровней (входные U1вх и выходные U0вых) и их допустимая нестабильность. Под U1 и U0 понимают номинальные значения напряжений «Лог.1» и «Лог.0»; нестабильность выражается в относительных единицах или в процентах.
— Пороговые напряжения высокого U1пор и низкого U0пор уровней. Под пороговым напряжением понимают наименьшее (U1пор) или наибольшее (U0пор) значение соответствующих уровней, при котором начинается переход логического элемента в другое состояние. Эти параметры определяются с учётом разброса параметров соответствующей серии в рабочем диапазоне температур; в справочниках часто приводится одно усреднённое значение UПОР.
— Входные токи I0вх, I1вх соответственно при входных напряжениях низкого и высокого уровней.
— Помехоустойчивость. Статическая помехоустойчивость оценивается по передаточным характеристикам логического элемента как минимальная разность между значениями выходного и входного сигналов относительно порогового значения с учётом разброса параметров в диапазоне рабочих температур:
U-ПОМ = U1вых.min – UПОР
U+ПОМ = UПОР – U0вых.min
В справочных данных обычно приводится одно допустимое значение помехи, которое не переключает ЛЭ при допустимых условиях эксплуатации.
— Потребляемая мощность Pпот или ток потребления Iпот.
— Энергия переключения — работа, затрачиваемая на выполнение единичного переключения. Это интегральный параметр, используемый для сравнения между собой микросхем различных серий и технологий. Он находится как произведение потребляемой мощности и среднего времени задержки распространения сигнала.
3.2 Транзисторно-транзисторная логика
Элементы транзисторно-транзисторной логики (ТТЛ) составляют базу микросхем среднего и высокого быстродействия. Разработано и используется несколько вариантов схем, имеющих различные параметры.
Рисунок 11 Логические элементы И-НЕ с простым а) и сложным б) инвертором
3.2.1 ТТЛ элемент И-НЕ с простым инвертором
В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ.
Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы т.е. эмиттерах МЭТ сигнала U0=UКЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток IБ1=(E–UБЭ.нас–UКЭ.нас)/RБ, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT1 UКЭ.нас=0,2 В. Напряжение на базе транзистора VT2, равное U0+UКЭ.нас=2UКЭ.нас<UБЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U0.
Если входное напряжение повышать от уровня U0 на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при Uб=Uвх+UКЭ.нас=UБЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор Rб и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение UВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные — в обратном (Инверсный режим включения). Напряжение на выходе схемы UВЫХ=UКЭ.нас=U0 (транзистор VT2 в насыщении).
