Необходимо также отметить, что некоторые АЦП последовательного приближения дополнительно к команде CONVERT START требуют внешней высокочастотной синхронизации, хотя в большинстве случаев необходимости в двух синхронизаторах нет. Частота внешнего синхронизатора, если он требуется, находится в диапазоне от 1 МГц до 30 МГц в зависимости от времени преобразования и разрешающей способности АЦП. В других АЦП последовательного приближения есть внутренний генератор, который используется для выполнения преобразования и требует только команды CONVERT START. Благодаря своей архитектуре, АЦП последовательного приближения допускают любую скорость повторения однократного преобразования, от 0 до максимального быстродействия преобразователя.
В АЦП последовательного приближения выходные данные, соответствующие дискретному входному сигналу, формируются в конце соответствующего интервала преобразования. Иначе обстоит дело в АЦП, построенных с использованием другой архитектуры, таких как сигма-дельта АЦП или АЦП с двухступенчатым конвейером, представленный на рис. 3.7.
Показанный на рисунке АЦП является 12-разрядным двухступенчатым конвейерным (pipelined), или субинтервальным, преобразователем. Первое преобразование выполняется 6-разрядным АЦП, который управляет 6-разрядным ЦАП. На выходе 6-разрядного ЦАП получается 6-разрядное приближение аналогового входного сигнала. Обратите внимание, что УВХ2 осуществляет временную задержку аналогового сигнала, пока 6-разрядный АЦП производит преобразование и 6-разрядный ЦАП устанавливает требуемый сигнал на выходе. Затем полученное с помощью ЦАП приближение вычитается из аналогового сигнала на выходе УВХ2, результат усиливается и оцифровывается 7-разрядным АЦП. Результаты этих двух преобразований объединяются, и дополнительный разряд используется для исправления ошибки, полученной при первом преобразовании. Типичные временные соотношения, соответствующие преобразователю этого типа, показаны на рис. 3.8. Важно, что выходные данные, представленные сразу после отсчета X, фактически соответствуют отсчету Х-2, то есть существует конвейерная задержка в два такта. Конвейерная архитектура свойственна высокоскоростным АЦП и, в большинстве случаев, конвейерная задержка не является главной проблемой системы в большинстве приложений, где используется этот тип преобразователя.
Конвейерные АЦП могут иметь более двух тактов задержки в зависимости от специфики своей архитектуры. Например, возможно выполнение преобразования за три, четыре или, возможно, даже большее количество конвейерных ступеней, что вызывает дополнительную задержку выходных данных.
Поэтому, если АЦП используется в событийно-управляемом (event-triggered) (или однократном single-shot) режиме, требующем однозначного соответствия времени между каждым отсчетом и соответствующими данными, то конвейерная задержка может привести к нежелательному результату, и в этом случае более предпочтительна архитектура АЦП последовательного приближения. Конвейерная задержка или ожидание могут также создать проблемы в высокоскоростных системах управления с обратной связью или в приложениях с мультиплексированием данных. Кроме того, некоторые конвейерные преобразователи рассчитаны на определенную минимально допустимую скорость преобразования и должны непрерывно поддерживаться в рабочем состоянии для предотвращения насыщения внутренних узлов.
АЦП последовательного приближения с коммутируемыми конденсаторами имеет небуферированные входные цепи, подобные схеме, показанной на рис. 3.9 для АЦП AD7858/59. За время сбора данных аналоговый входной сигнал должен зарядить эквивалентную входную емкость 20 пФ до необходимой величины. Если входной сигнал является сигналом постоянного тока, то сопротивление источника Rs, включенное последовательно с внутренним сопротивлением выключателя 125 Ом, создает задержку с некоторой постоянной времени. Для достижения 12-разрядной точности необходимо предусмотреть интервал ожидания, соответствующий приблизительно промежутку в 9 постоянных времени для стабилизации сигнала на входе. Это определяет минимальное допустимое время выборки (достижение 14-разрядной точности требует приблизительно 10 постоянных времени, а 16-разрядная точность требует приблизительно 11 постоянных времени).
tACQ > 9 x (RS + 125) Ом х 20 пФ.
Например, если RS = 50 Ом, то время выборки в этой формуле должно быть, по крайней мере, 310 нc.
В приложениях переменного тока, чтобы предотвратить искажения из-за нелинейности входной цепи АЦП, должны использоваться источники сигнала с низким выходным сопротивлением. В случае приложения с однополярным питанием должен использоваться полнодиапазонный (rail-to-rail) операционный усилитель типа AD820 с малым временем установки выходного сигнала. Малое время установки позволяет операционному усилителю быстро устранять возникающие на его входе токи переходного режима, вызванные внутренними переключениями АЦП. На рис. 3.9 AD820 управляет ФНЧ, состоящим из резистора 50 Ом и конденсатора 10 нФ (частота среза приблизительно 320 КГц). Этот фильтр удаляет высокочастотные компоненты, которые могут приводить к эффекту наложения и уменьшают шум.
Использование в этом приложении операционного усилителя с однополярным питанием требует специального рассмотрения уровней сигнала. AD820 включен в инвертирующем режиме и имеет коэффициент усиления сигнала -1. На неинвертирующий вход усилителя с делителя 10,7 К/10К подается синфазное напряжение смещения +1,3 В, создавая выходное напряжение +2,6 В для VIN = 0 В, и +0,1 В для VIN = +2,5 В. Это смещение необходимо потому, что выход AD820 не может быть полностью заземлен, т. к. это ограничивается напряжением VCEAST n-р-n-транзистора выходного каскада, которое при этих условиях нагрузки приблизительно равно 50 мВ. Диапазон изменения входных сигналов АЦП также смещен на +100 мВ, благодаря подаче от делителя 412 Ом/10 кОм смещения +100 мВ на вход AIN.
SIGMA-DELTA (ЕЛ) АЦП
Джеймс Брайэнт
Sigma-delta АЦП известны почти тридцать лет, но только недавно появилась технология (цифровые микросхемы с очень высокой степенью интеграции, VLSI) для их производства в виде недорогих монолитных интегральных схем. В настоящее время они используются во многих приложениях, где требуется недорогой, узкополосный, экономичный АЦП с высоким разрешением.
Существуют многочисленные описания архитектуры и теории ΣΔ АЦП, но большинство из них переполнено сложными интегральными выражениями и с трудом доступно для понимания. В отделе по приложениям компании Analog Devices мы часто сталкиваемся с инженерами, которые не понимают теории работы ΣΔ АЦП и убеждены на опыте чтения распространенных статей, что ΣΔ АЦП слишком сложны для понимания.
Не прибегая к глубоким математическим выкладкам, заметим, что в понимании sigma-delta АЦП нет ничего особенно трудного, и данный раздел призван подтвердить это положение… ΣΔ АЦП содержит очень простую аналоговую электронику (компаратор, источник опорного напряжения, коммутатор и один или большее количество интеграторов и аналоговых сумматоров) и весьма сложную цифровую вычислительную схему. Эта схема состоит из цифрового сигнального процессора (DSP), который работает как фильтр (в общем случае, но не всегда — это низкочастотный полосовой фильтр). Нет необходимости в точности знать, как работает фильтр, чтобы понимать то, что он делает. Для понимания того, как работает ΣΔ АЦП, важно познакомиться с концепциями избыточной дискретизации, формирования формы кривой распределения шума квантования, цифровой фильтрации и децимации.
